高性能memory设计技术

成果编号：11576

价格：面议

完成单位：省产研院专用集成电路技术研究所

单位类别：其他院所

完成时间：2013年

成熟程度：试生产阶段

服务产业领域：电子信息

我要对接关注发送消息

发布人：张阳离线

发送消息

采用多种高速技术来提升SRAM的性能，如高速的动态译码电路、高速的存储单元设计、高速的灵敏放大器等。高性能的SRAM对于片上系统的性能提升将起到关键的作用，弥补SoC性能分析中的短板，为我们摆脱国外IP技术专利封锁，以及高昂的IP费用提供可行之道，将大大的促进我国自主产业的发展。

329 次浏览分享到

成果介绍

科技计划：

成果形式：新技术

合作方式：技术开发

参与活动：

专利情况：正在申请 ,其中:发明专利 0 项
已授权专利,其中:发明专利 2 项

成果简介

成果概况

创新要点

（1）地址输入输出缓冲在保持足够驱动能力的前提下使延迟尽量小。（2）地址译码器应在面积允许的条件下使译码速度足够快，还需注意各部分时序上的配合，消除尖峰毛刺。（3）由于 NMOS 在传输高电平时有阈值损失，在设计字线和位线控制开关时可选用 CMOS 开关，一方面消除阈值损失，另一方面提高了数据传输速度。（4）单元的设计可在满足噪声容限以及单元稳定性的前提下，调整工作管和门管以及负载管和门管的比例，使写入和读出速度尽量快。（5）随着存储器容量的增大，位线变长，位线寄生电容成为不可忽视的因素，不但影响数据传输速度，电容上存储的电荷更有可能改写单元中的数据，因此，在当前工艺条件下，如何利用结构的的改变来减小位线寄生电容成为急需解决的问题。（6）为了提高数据读出速度而采用了敏感放大器，使两条位线上只需建立微小电压差就可完成数据读出。因此，一方面需提高放大器的灵敏度，另一方面应尽量减小数据经过放大器的时间。同时，敏感放大器还应具有一定的容限，以免将位线上的微小波动错当作数据读。

主要技术指标

（1）存每个Cell单元都是标准的6管单元，WL为字选择信号，BL和BL非为位线信号，通过Cell单元信号线的合理连接，生成四个32*128存储单元阵列。（2）高速的译码电路左右对称，上下分为低32位和高32位，要求一次读/写32位数据。（3）性能指标不低于当前相同工艺下的其他IP产品，如512*32的SRAM的工作频率将不低于1.4GHz，将超过当前国际上同款SRAM的性能。

其他说明

完成人信息

姓名：对接成功后可查看

所在部门：对接成功后可查看

职务：对接成功后可查看

职称：对接成功后可查看

手机：对接成功后可查看

E-mail：对接成功后可查看

电话：对接成功后可查看

传真：对接成功后可查看

邮编：对接成功后可查看

通讯地址：对接成功后可查看

联系人信息